“摩尔定律依然有效，情况良好，没有死，没有缓和，当然没有病。”

“在第31届Hotchips国际大会上，台湾积体电路制造研究开发负责人、技术研究副社长黄汉森(Philip Wong )博士在其专题报告中说。

他甚至提到自己的PPT到2050年晶体管的特征尺寸会达到0.1nm。

Hotchips国际大会每年是国际半导体芯片的四个国际会议之一，大会主要侧重于芯片架构、半导体工艺及芯片设计相关技术。

在第31次会议上，AMD、Intel、NVIDIA、IBM、台湾积体电路制造、三星、ARM等公司发表了他们的最新进展，展示了现在的最新技术和未来的发展计划。

但是黄汉森的报告确实是其中最能抓住人眼球的。

黄汉森惊人的发言使我想起20年前，微电子学家胡正明教授拥有自己制作的第一个45纳米的FinFET晶体管，向工业界证明200nm以下可以存在半导体晶体管的场面。 胡正明团队的45纳米FinFET器件性能优良，打破了很多人认为35纳米是“摩尔定律”的终结的神话，大胆预测将从摩尔定律推广降低到20纳米以下。 他的预言也在十几年后得到验证，2011年英特尔推出了第一款商用FinFet处理器。

说到半导体，必须提到“摩尔定律”。 这是一个不可思议的法则，逼迫无数人，英特尔创始人之一戈登摩尔(Gordon Moore )在1965年发表。 其主要内容是，每单位面积的集成电路上的晶体管数以2年为周期增加一倍。 这个法则被提倡后，很快就成为了行业的基准，现在所有的半导体人都加班的理由，大家都在为这个目标努力。

对此，黄汉森解释说摩尔定律的关键是片上晶体管的密度，加入更多的晶体管是提高芯片性能的关键。 在集成电路中中断更多的晶体管，最直观的方法是缩小晶体管的尺寸。 例如，提出了一种新器件的结构设计。 经典案例是胡正明开发的FinFet。这使得我们的晶体管工艺从2002年的200纳米工艺进化到现在的7纳米工艺，似乎没有人失去合同。

新材料的出现也有助于缩小几年前受欢迎的二维材料，如以石墨烯和二硫化钼为代表的二维TWD材料。

这些都具有轻薄的特性，更重要的是它们中存在的电子移动度高，简单来说就是电子在它们中跑得快。 对此，黄汉森博士的二维材料种类很多，特性不同，可以慢慢选择好的材料。 大约有2000多种。 未来的研究方向就像寻找钨丝。

除了缩小尺寸，如果能充分利用芯片上的空间，也可以将更多的晶体管推入芯片。 换句话说，优化芯片架构是另一条路。 对此，黄汉森搬出了Moore定律的原版论文，其中一个观点——提出了具有复杂功能的芯片集成。

这就是现在芯片架构的研究和发展方向，AMD公司提出的Chiplets架构和台湾积体电路制造提出的“CoWoS”晶片级封装系统的集成都是沿着这个方向发展的。 拥有最近发布的1.2兆晶体管的世界上最大的AI芯片和防火墙新发布的防火墙达文奇架构“NPU”与它们的架构相当相似。 简单来说，将一个或多个芯片连同必要的存储器一起放入一个芯片晶片中制作，芯片之间以及芯片和存储器之间的相互连接变得更紧密，芯片系统整体的集成度自然变高。

更重要的是，这种系统功能更复杂，降低了每项计算的功能的成本。 黄汉森认为这是未来芯片技术的发展趋势之一，能够优化芯片架构和芯片封装的技术都将迅速发展，例如，可以层叠不同功能的芯片进行一体化的3D封装技术。 这也是将半导体芯片从二维水平扩展到三维水平的技术，就像我们现在说的第四代住宅一样，每一层都有公共花园，每一层都有私人花园，可以种花，遛狗，养鸟，把车放在空中的

一所住宅是一个小系统，它整合了许多以前分散在平地上建造的建筑物，形成具有复杂功能的新建筑物。 说是“0.1nm”，这只是黄汉森的研讨会PPT的一张，但没有明确指出到2050年半导体工艺将持续到0.1nm。 毕竟，黄汉森是个做研发也在施工的人，说话是有根据的。 他试图通过介绍台湾积体电路制造最新的芯片技术来证明摩尔定律的延续。

现在，7nm的FinFet商用芯片已经上市，预定发表的华为麒麟990也采用了最新的7nm工艺。 黄汉森十分自信，5nm也在锣鼓的研发中，已经投入试制，3nm是台湾积体电路制造的下一个目标。 这让我想起了20年前的胡正明。 FinFet技术预言晶体管的尺寸可以缩小到20nm以下，结果一句话就撒谎了。

在这背后，可以看到人们追赶科学技术进步的力量。